Artikel-ID: 000078101 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.10.2014

Was kann dazu führen, dass mein PCI-Express-Bus während der Übertragung aufhängt?

Umgebung

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie ein TLP mit einer Nutzlastgröße senden, die größer als die maximal unterstützte max. Nutzlastgröße auf Systemebene ist, funktioniert die Verbindung nicht.

Sie sollten Ihre TLPs mit max. Nutzlastgröße qualifizieren in tl_cfg_ctl Adresse 0, cfg_dev_ctrl[7:5], andernfalls funktioniert der Link aufgrund falscher Paketgrößen nicht.

Eine SignalTap-Erfassung® mit vielen Störsignalen und Detehenzen von tx_st_ready pro TLP und kein EOP ist ein Symptom dieses Fehlers.

Lösung Stellen Sie sicher, dass sowohl Hardware als auch Software von der PCI-Express-Spezifikation® unterstützt werden, um nur TLPs bis zur maximalen Nutzlastgröße oder max. Leseanforderungsgröße zu senden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 19 Produkte

เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.