Beschreibung
Die Quartus® II Software unterstützt den Import von Verilog-Netlisten, die vom Synopsys Design Compiler generiert werden, nicht.
Die Quartus II Software kann während der Kompilierung Fehler generieren , wenn der Design Compiler als Synthese-Tool festgelegt ist und die Library Mapping File (.lmf) über das Menü EDA Tools Settings (EDA-Tools-Einstellungen) spezifikationsgebunden wird.
Um dieses Problem zu beheben, setzen Sie die Library Mapping File altsyn.lmf, indem Sie die folgenden Schritte ausführen:
-
Wählen Sie im Menü Zuweisungen die Option Einstellungen.
-
Wählen Sie unter Analyse- und Syntheseeinstellungen Verilog HDL Input.
-
Geben Sie den Pfad zu Ihrer Library Mapping File altsyn.lmf im Feld Library Mapping File ein.
Die Datei altsyn.lmf finden Sie im Installationsverzeichnis von Quartus II: <Quartus II Installationspfad>\quartus\lmf.