Simulation mit dem VCS Simulator

Der DDR- und DDR2-SDRAM-High-Performance-Controller MegaCore Funktionen unterstützen den VCS-Simulator nicht vollständig.

Dieses Problem betrifft alle Konfigurationen.

Das Design simuliert nicht.

Die folgenden Problemumgehungen sind vorhanden.

Ändern Sie für VHDL den folgenden Code:

• In Der Datei <veränderungsname>_example_driver.vhd, Alle when Anweisungen zwischen den Zeilen 333 und 503 ändern von when std_logic_vector’(“”) bis when “”.
• In datei testbench\<beispiel Name>_tb Zeile 191 von auf signal zero_one(gMEM_BANK_BITS -1 downto 0) := (0 => ‘1’, others => ‘0’) signal zero_one(gMEM_BANK_BITS -1 downto 0) := (\'1\', others=> \'0\')ändern.

Für Verilog HDL:

Es sind keine Änderungen erforderlich. Anrufe bei den Verilog Analyzer-Sets der v2k Switch zur Aktivierung von Verilog 2000-Konstrukten.

Dieses Problem wird in einer zukünftigen Version der DDR behoben und DDR2 SDRAM Controller mit ALTMEMPHY IP.