Die native PHY unterstützt die Verwendung von 10G-PCS auf Stratix® V GX ES-Geräten nicht. Um dieses Problem zu umgehen, sollten Sie die PHY mit niedriger Latenz verwenden oder für ein Produktions-Stratix V GX-Gerät kompilieren?
Warum zeigt mein Stratix V GX ES-Gerät, natives PHY-Design den folgenden Fehler an: 10G RX PCS param "hd_pcs10g_rx_chnl_frmsync_mfrm_length" festgelegt auf illegale "mfrm_user_length"?
1
Disclaimer/Rechtliche Hinweise
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.