Artikel-ID: 000077804 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.01.2016

Warum kann ich den Zeitablauf für die HPS SPI Peripherieschnittstelle nicht einschränken, wenn ich zum FPGA Fabric geroutet werde?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems in der Quartus® II SoftwareVersion 15.0 stehen keine Zeitleitpfade zur Verfügung, um die Schnittstelle Altera Arria® 5 und Cyclone® V SoC SPI einzuschränken, wenn sie zum FPGA geleitet wird.
    Lösung Dieses Problem wurde in der Quartus II Software von Version 15.1.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.