Artikel-ID: 000077698 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.09.2011

Instabile Designs mit LVDS in Hardware

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Möglicherweise erhalten Sie instabile Ergebnisse, wenn Sie Designs ausführen, die LVDS-Transceiver-Blocks in der Hardware. Dies wird durch die Einschränkungen verursacht mit der MegaCore-Funktion bereitgestellt.

    Dieses Problem betrifft alle Konfigurationen, die LVDS-Transceiver enthalten Blöcke.

    Lösung

    Bearbeiten Sie die Beschränkungsdatei, /Variation name>_constraint.sdc., und Ersetzen von Zeilen 410 bis 417 mit den folgenden Zeilen:

    set_clock_groups -asynchronous -group {altera_tse_mac_rx_clk_0} -group {altera_tse_mac_tx_clk_0} -group {altera_tse_rx_afull_clk} -group {altera_tse_sys_clk} -group {altera_tse_ref_clk \ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

    Dieses Problem wird in einer zukünftigen Version der Dreifachgeschwindigkeit behoben. Ethernet-MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.