Artikel-ID: 000077697 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.11.2015

50G-IP-Core-tx_lanes_aligned-Signal von Interlaken könnte bei Arria 10 Geräten unerwartet deassert werden

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn der 50G-Interlaken-IP-Kern auf einem Arria 10-Gerät konfiguriert ist, könnte er das Signal unerwartet deassert tx_lanes_aligned . Dieses Problem tritt auf. denn standardmäßig bietet der IP-Kern nicht genügend Pufferung im Pfad von der Datenübertragungsschnittstelle des TX-Benutzers zum Transceiver.

    Lösung

    Um dieses Problem zu vermeiden, legen Sie den Wert des RTL-Systems BYPASS_LOOSEFIFO fest Parameter auf den Wert 0. Sie können entweder die ilk_core_50g_150/synthese/ilk_core_50g.sv-Datei oder geben Sie den Wert 0 an für diesen Parameter, wenn Sie den IP-Kern instanziieren.

    Dieses Problem wurde in Version 15.1 des 50G Interlaken IP-Kerns behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.