Artikel-ID: 000077586 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es Probleme mit der Timing-Analyse für Stratix und Stratix GX-Designs, die vor Quartus II Softwareversion 4.1 implementiert wurden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja; Die Timing-Analyse sollte für Stratix® und Stratix GX-Designs, die vor der Quartus® II Softwareversion 4.1 implementiert wurden, erneut ausgeführt werden. Die von der Quartus II Software Version 4.0 und früher gemeldeten TCO-Werte sind nicht zutreffend. Die TCO-Änderungen für I/O-Standards mit hochstromigen Laufwerksstärke-Einstellungen werden weniger betroffen sein als I/O-Standards mit niedrigen aktuellen Einstellungen für die Laufwerksstärke.

Führen Sie die Zeitablaufanalyse auf Designs durch, die vor der Quartus II Software Version 4.1 implementiert wurden, um I/O-Timing-Probleme zu identifizieren. Wenn I/O-Timing-Einschränkungen nicht erfüllt sind, lesen Sie bitte das Whitepaper Verbesserung von Pin-to-Pin Timing in Stratix & Stratix GX Devices (PDF) für Designlösungen.

Dieses Problem wurde ab Version 4.1 der Quartus II Software behoben, und es betrifft keine anderen Geräte.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Stratix® FPGAs
Stratix® GX FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.