Um die PLL-Intel® FPGA IP von der Befehlszeilenschnittstelle zu generieren, kann das Dienstprogramm ip-generate verwendet werden.
Das Folgende ist ein einfaches Befehlszeilenbeispiel für die PLL-Intel FPGA IP-Generation mit ip-generate:
c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=--file-set= --component-name=altera_pll --output-name= ---system-info=DEVICE_FAMILY="" --component-param=gui_reference_clock_frequency=">" --component-param=gui_output_clock_frequency0="" --component-param=gui_phase_shift0= "" --component-param=gui_duty_cycle0="
Wenn Sie weitere Optionen für ip-generate haben, führen Sie ip-generate --help in der Befehlszeile aus.