Wenn pipe_rx_polarity zur Umdrehung der Lane-Polarität eingesetzt wird, kann es bis zu 24 PCLKs anstatt bis zu 20 PCLKs in Gen1/2 dauern, bis die invertierten Daten auf dem rx_parallel_data Bus angezeigt werden.
Warum tritt der Stratix 10 Native PHY IP Core für die PIPE Lane Polarity Inversion nicht sofort in Kraft?
1
Disclaimer/Rechtliche Hinweise
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.