Artikel-ID: 000077362 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.05.2017

Warum wird die "rx_10g_frame_mfrm_err"-Kennzeichnung während eines Kontrollworts für die Interlaken-Ebene, die nicht von einer Stratix-Ebene stammt, geltend gemacht, wenn eine native PHY-IP des Stratix V-Geräts mit der Interlaken-Voreinstel...

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Software können sowohl die "rx_10g_mfrm_err"-Kennzeichnung als auch das "rx_10g_control[8]"-Status-Bit während Interlakens Steuerungsworten ohne Hintergrundbesteuerung geltend machen, wenn die Stratix V-Komponente Native PHY IP mit der Interlaken Preset verwendet wird.

    Lösung

    Um dieses Problem zu beheben, ignorieren Sie die Kennzeichnung "rx_10g_mfrm_err" und das Statusbit "rx_10g_control[8]" während der Kontrollwort-Positionen auf der Nicht-Rx_10g_mfrm_err-Ebene innerhalb des Interlaken-Metaframes.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.