Artikel-ID: 000077318 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.04.2021

Ist beim Intel® Stratix® 10 L- und H-Tile Standard-PCS-Datenratenunterstützung im Benutzerhandbuch ein Fehler aufgetreten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Im Dokument des Intel® Stratix® 10 L- und H-Tile Transceiver PHY PHY Benutzerhandbuch (UG-20055 | 2019.10.25) Kapitel 1 Tabelle 5 zeigt es an, dass Standard-PCS-Datenratenunterstützungen für L-Kachel -2 Speed Grade und H-Kachel -1/-2 Speed Grade 10,81344 Gbit/s beträgt. Dies ist für die maximale Unterstützung der Datenrate nicht korrekt.

    Lösung

    Die oben unterstützte Datenrate kann bis zu 12 Gbit/s betragen, mit der korrekten Intel® Stratix® 10 L- und H-Tile Transceiver native PHY FPGA IP-Parametereinstellung. Das Dokument wird in Version 20.4 aktualisiert

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.