Artikel-ID: 000077024 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.07.2020

Warum zeigt die Intel® Quartus®-Synthese-Kompilierung einen fehlenden "sdi_cvo_rden" Port-Fehler an, wenn zwei CVO II IP-Kerne (Clocked Video Output) II im Intel® Quartus®-Design instanziiert werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Getakteter Videoausgang II (4K Bereit) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund des Problems in der Intel® Quartus® Prime Pro Version 19.2 Software und neuer ist der sdi_cvo_rden Port verfügbar, sobald die Option "Embedded in Video" im CVO II IP-Kern (Clock Video Output) aktiviert ist.

Die Intel® Quartus® Synthesestufe der Kompilierung schlägt mit fehlendem "sdi_cvo_rden" Port-Fehler fehl, wenn zwei oder mehr CVO II IP im Intel® Quartus®-Design instanziiert werden.

Lösung

Es gibt keine Lösung für dieses Problem.

Dieses Problem wurde ab Version 20.2 der Intel® Quartus® Prime Pro Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.