Artikel-ID: 000076977 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.12.2016

Der Datenverkehrsgenerator im SerialLite III Streaming IP-Core-Designbeispiel verursacht Lane-Sequenzfehler, wenn die Burst-Länge 1 verwendet wird.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Lane-Sequenzfehler tritt auf, wenn die Burst-Länge im Datenverkehrsgenerator auf 1 eingestellt ist. Modul in SerialLite III Streaming IP-Core Hardwaretest-Designbeispiel. Das Auswirkungen auf Stratix V, Arria V GZ, Arria 10 und Stratix 10 Geräte.

    Lösung

    Dieses Problem hat keine Problemumgehung. Dieses Problem wird in zukünftigen Versionen behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.