Artikel-ID: 000076778 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

Warum funktioniert mein VHDL-Code, der die absolute Funktion (abs) verwendet, in der MAX PLUS® II Software nicht korrekt? (Synplicity Synplify Version 5.1)

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Syplify Software Version 5.1 liegt ein Synthesefehler vor, wenn die absolute Funktion (abs) in Ihrer VHDL-Designdatei(en) verwendet wird. Einige falsche Werte werden angegeben, wenn negative Werte über diese Funktion übertragen werden.

    Dieses Problem wurde in den Synplify-Softwareversionen 5.1.5a, 5.2.1 und neuer behoben, die über die Website Synplicity heruntergeladen werden können.

     Synplify empfiehlt, vor der Installation von Version 5.1.5a der Synplify-Software, die Versionshinweise zu lesen.

     

    Die Synplify Software Version 5.2.1 enthält version 5.1.5a featziers sowie Unterstützung für die APEX™ 20K Gerätereihe.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.