Ja, aufgrund eines Problems in den Intel® Quartus® Prime Pro Edition Software-Versionen 17.1 und früher könnten 3V I/Os in Intel® Stratix® 10 FPGAs während der Konfiguration ein starkes HIGH erzielen, wenn die Pins in Ihrem kompilierten Design als Ausgänge zugewiesen werden.
Dieses Verhalten wird nicht erkannt, wenn die 3V-I/Os als Eingänge oder bidirektionale I/Os zugewiesen werden.
Diese 3V-I/Os befinden sich in I/O-Banken 6A,6B,6C,7A,7B,7C und sind in verschiedenen Dichte- und Paketvarianten von Intel Stratix 10 Geräten erhältlich.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus Prime Pro Edition Software behoben.