Artikel-ID: 000076743 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 01.01.2015

Wie kann ich herausfinden, ob mein Design vom Stratix® II M4K-Problem betroffen ist, wenn ich die Quartus® II Software Version 4.2 oder 5.0 verwende?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In der Quartus II Softwareversion 4.2 und 5.0 können Designs, die die M4K-Blöcke in Stratix II Geräten verwenden, aufgrund eines Problems mit den Konfigurationseinstellungen für die M4K-Speicherblöcke anfällig für zeitweilige Lesefehler sein. Eine Beschreibung des Problems und eine Erklärung der möglicherweise betroffenen Speicherkonfigurationen finden Sie im Stratix II FPGA Errata-Blatt . Dieses Problem beeinflusst Ihr Design nicht, wenn es in der Quartus II Softwareversion 5.0 SP2, 5.1 oder höher kompiliert wurde.

Sie können mithilfe des Utilitys Stratix II SOF File Checker feststellen, ob Ihr spezifisches Design von dem Problem betroffen ist. Laden Sie das Utility vom folgenden Speicherort herunter: ftp.altera.com/outgoing/release/check_stratixii_m4k.exe. Um sich über eine Eingabeaufforderung auf der WEBSITE von "THEA" anzumelden, verwenden Sie "anonym" als Benutzernamen und Ihre E-Mail-Adresse als Passwort.

Führen Sie das Utility über eine Eingabeaufforderung aus, indem Sie den folgenden Befehl verwenden, um die für das Projekt generierte SRAM-Objektdatei (.sof) zu überprüfen:
check_stratixii_m4k <name der .sof-Programmierdatei>

Das Utility meldet eines der folgenden Ergebnisse:

  1. Es gibt keine M4K-Probleme im Design, in diesem Fall ist Ihre Programmierdatei nicht von dem Problem betroffen und ist sicher zu verwenden.
  2. Bestimmte M4K-Blöcke in Ihrem Design sind von dem Problem betroffen und können zeitweilige Lesefehler hervorrufen.

 

Wenn Ihr Design Speicherblöcke enthält, die von dem Problem betroffen sind, müssen Sie Folgendes tun:

  1. Kompilieren Sie das Design in der Quartus II Software Version 5.1 oder neuer, um neue Programmierdateien zu erstellen. Altera empfiehlt die Verwendung der neuesten Version der Software.
    • Hinweis: Wenn Sie das Design in Version 5.0 oder 5.0 SP1 kompiliert haben, können Sie den Assembler in Version 5.0 SP2 anstatt dessen ausführen, um neue Programmierdateien zu generieren, ohne eine vollständige Kompilierung auszuführen, und dann den Timing Analyzer ausführen.
  2. Überprüfen Sie die Timing-Analyseergebnisse, um sicherzustellen, dass Ihre Timing-Voraussetzungen erfüllt sind. Die Geräte-Timing-Modelle werden aktualisiert, um dieses M4K-Leseproblem zu berücksichtigen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Stratix® II FPGAs
Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.