Artikel-ID: 000076711 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.08.2012

Warum sind meine SOPC Builder-Takte in der Simulation undefiniert, wenn sie ALTPLL in SOPC Builder verwenden, um diese Taktfrequenzen zu generieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dies ist ein bekanntes Problem mit Quartus® II Softwareversion 10.x und ist mit der Definition von "pfdena" in der AltPLL-Megafunktion verbunden, wenn "Eine "Pfdena"-Eingabe erstellt wurde, um den Phasen-/Frequenzdetektor selektiv zu aktivieren" in dieser Megafunktion nicht aktiviert ist.

Die Problemumgehung dieses Problems aktiviert diese Option in Ihrer AltPLL-Funktion innerhalb Ihres SOPC Builder-Systems.  Dies kann durch folgende Aufgaben erfolgen:

  1. Öffnen Sie Ihr SOPC Builder-System
  2. Wählen Sie den AltPLL-Block aus und wählen Sie Bearbeiten
  3. Gehen Sie im ALTPLL-Block auf Seite 2 (Inputs/Lock) und aktivieren Sie "Create a 'pfdena' input to selectively enable the phase/frequency detector".
  4. Klicken Sie auf Finish (Fertig stellen, fertig stellen) im AltPLL-Block.
  5. Erstellen Sie das SOPC Builder-System erneut.
  6. Wählen Sie Ausführen von Simulation aus SOPC Builder – stellen Sie sicher, dass SOPC Builder Tool->-Optionen...  Der HDL-Simulator-Options-Pfad ist korrekt eingestellt.

Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.