Artikel-ID: 000076684 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.08.2017

Warum sehe ich einen Fehler, wenn ich versuche, die Max. 10 ADC IP zu simulieren?

Umgebung

    Intel® Quartus® Prime Standard Edition
    Generische Komponente
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Standard Software kann die Simulierung der Intel® Max® 10 Analog zu Digital Converter IP dazu führen, dass der folgende Fehler angezeigt wird.

In NCSim:

NCSim-ADC-Simulationsfehler – ncsim: *E,SYSFMT (/opt/intelFPGA/16.1/quartus/eda/sim_lib/cadence/fiftyfivenm_atoms_ncrypt.v): Fehler

 

Lösung

Aktivieren Sie die Option "Enable user created expected output file" (Benutzer erstellt erwartete Ausgabedatei aktivieren) im ADC Parameter Editor und geben Sie eine Input-Datei ein. Tun Sie dies für jeden Kanal, den Sie aktiviert haben.

Weitere Einzelheiten finden Sie im Abschnitt Benutzerdefinierte ADC Logic Simulation Output im ADC Benutzerhandbuch.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® MAX® 10 FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.