Im JESD204B-Beispieldesign, das auf Intel® Arria® 10 oder Intel® Stratix® 10 Geräte ausgerichtet ist, teilt sich die ATX PLL-Komponente die gleiche Referenz-Taktfrequenz mit der CDR-Taktfrequenz.
Im Duplex-Modus (Datenpfad: Duplex) können Sie im Dropdown-Menü PLL/CDR Reference Clock Frequency einen gültigen Referenztakt wählen.
Für den simplex TX-Modus (Datenpfad: Sender) ist das Dropdown-Menü nicht zur Auswahl verfügbar. Die Beispiel-Designgeneration nimmt die vorherige gültige Referenztaktfrequenz aus dem Dropdown-Menü. Dies kann während des Beispiels der Designgeneration zu einem Fehler führen.
Um diesen Fehler für simplex TX Beispiel-Designgeneration zu vermeiden, folgen Sie der folgenden Sequenz bei der Konfiguration der JESD204B IP-Parameter:
Geben Sie die gewünschte Datenrate ein.
Wählen Sie einen gültigen Referenztakt aus dem Dropdown-Drop-down PLL/CDR Reference Clock Frequency**.
Wählen Sie Datenpfad: Transmitter
Konfigurieren Sie die restlichen Parameter.
** Im Datenblatt Intel Arria® 10/Intel® Stratix® 10 Geräte finden Sie einen gültigen Bereich der Referenztaktfrequenz für das ATX PLL.
Dieses Problem wird ab Intel® Quartus® Prime Pro Software Version 17.1 behoben.