Artikel-ID: 000076679 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.12.2022

Warum fehlert das Intel® P-Tile Avalon® Memory Mapped IP for PCI Express* Design Example während der Simulation, wenn das Debugging-Toolkit aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.1 oder früher meldet Intel® P-Tile Avalon® Memory Mapped Hard IP for PCI Express* Example Design mit aktivierenden Debugging-Toolkit-Funktion einen Fehler während der Simulation.

    Error-[CFCILFBI] Cell in liblist kann nicht gefunden werden ./.. /.. //.. /.. /.. /pcie_ed/sim.. /.. /ip/pcie_ed/pcie_ed_dut/sim.. /intel_pcie_ptile_ast_200/sim/ptile_debug_toolkit/ptile_debug_toolkit.sv, 285

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie die Debug-Toolkit-Funktion bei der Generierung der Simulationsumgebung.

    Das Intel® FPGA P-Tile Avalon® Memory Mapped IP for PCI Express* User Guide (P-Tile Avalon® Memory Mapped IP for PCI Express* User Guide) soll aktualisiert werden, um diese Einschränkungen detailliert zu beschreiben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 DX FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.