Artikel-ID: 000076672 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.02.2020

Warum schlägt die Ethernet-10G-MAC-Intel® FPGA IP generierte Designbeispielsimulation fehl?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems mit der Intel® Quartus® Prime Pro Software Version 19.3 kann das oben beschriebene Problem beim MAC Intel® FPGA IP mit niedriger Latenz auftreten. Dies liegt daran, dass das Simulationsmodell ein "X" (undefined) anstelle gültiger Daten ausgibt, was dazu führt, dass das Block-Lock-Signal de-assertiert wird und die Simulation dann anhält.

Lösung

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 19.4 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.