Kritisches Problem
Beim Einsatz des Intel® Stratix® 10 SerialLite III IP-Core Streaming-Designbeispiels kann der folgende fPLL-Fehler je nach verwendeter Transceiver-Referenz-Taktfrequenz angezeigt werden.
Fehler: altera_sl3_fpll.altera_sl3_fpll: Neue K-Grenzwerte für den auto-Modus. Am häufigsten tritt dieser Fehler auf, wenn eine Kombination aus Aus- und Ausgabefrequenz im Integer-Modus hergestellt werden kann und der Benutzer den Bruchmodus ausgewählt hat.
Um dieses Problem zu beheben, ändern und führen Sie eine manuelle Erneuerung der altera_sl3_fpll.ip-Datei durch.
Öffnen und bearbeiten Sie mit Qsys die Beispieldesign-FPLL-Datei in:
\ed_synth\altera_sl3_fpll.ip
Deaktivieren Sie die Option "Fractional Mode aktivieren" , generieren Sie die IP erneut und kompilieren Sie sie erneut.
Dieses Problem wurde in Version 17.1 der Intel® Quartus® Prime Software behoben.