Artikel-ID: 000076537 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.06.2017

Warum wird tx_transfer_status bestätigt, nachdem der Ethernet-Core 10G MAC IP mit niedriger Latenz auf die 1-Gbit/s-Datenrate konfiguriert wurde?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 3-Speed-Ethernet Intel® FPGA IP
  • Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
  • 1G 2,5G 5G 10G Multi-Rate Ethernet PHY Intel® FPGA IP
  • Ethernet 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieses Problem kann beobachtet werden, wenn die TSE MegaCore 1G PHY mit dem Ethernet 10G MAC Megacore mit niedriger Latenz verbunden ist.

    Das Ethernet 10G MAC Megacore mit niedriger Latenz unterstützt keine TSE-1G-PHY-Verbindungen. Diese Informationen finden Sie im Benutzerhandbuch für Ethernet 10G MAC mit geringer Latenz

     

    Lösung

    Die folgenden Konfigurationen werden unterstützt:

    Verwenden Sie die Multi-Rate Ethernet PHY IP Megacore mit geringer Latenz Ethernet 10G MAC IP Kern.

    Oder

    Verwenden Sie die TSE 1G PHY Megacore mit dem älteren 10GbE MAC IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Stratix® V FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.