Aufgrund der Transceiver-Platzierungsanforderungen kann die H-Kachel Hard IP für Ethernet Intel® Stratix® 10 FPGA IP nur im DK-DEV-1SMX-H-A Stratix® 10 MX FPGA Development Kit vollständig evaluiert werden.
In diesem Kit werden beide QSFP-Module zu den erforderlichen Transceiver-Kanälen für die H-Kachel Hard IP für die Ethernet-Evaluierung geleitet.
Die QSFP-Module der folgenden Kits werden nicht zu den erforderlichen H-Tile Hard MAC Transceiver-Kanälen geleitet, daher können sie nicht für die vollständige H-Tile Hard Ethernet MAC-Evaluierung verwendet werden:
DK-DEV-1SGX-H-A Intel® Stratix® 10 FPGA Dev Kit
DK-SI-1SGX-H-A Intel® Stratix® 10 GX Signalintegritäts-Entwicklungskit
DK-SI-1STX-E-A Intel® Stratix® 10-TX-Signalintegritäts-Entwicklungskit
Das DK-SOC-1SSX-L-A Intel® Stratix® 10 SoC Entwicklungskit ist nur in der L-Tile-Konfiguration verfügbar. Es kann daher nicht für die H-Tile IP-Evaluierung verwendet werden.