Artikel-ID: 000076422 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 20.05.2020

Fehler: VHDL-Fehler bei auk_dspip_roundsat_hpfir.vhd(103): Der Wert "4294967295" befindet sich außerhalb des Zieleinschränkungsbereichs (-2147483848 zu 2147483647)

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • FIR II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.2 kann der oben beschriebene Fehler angezeigt werden, wenn die Ausgabebreite des INTEL® FPGA IP VON INTEL® FPGA IP im Rundungsmodus größer oder gleich 32 Bit ist.

    Lösung

    Um diesen Fehler in bestehender Software zu umgehen, setzen Sie den IP-Parameter "Output LSB Rounding" auf "Truncation" oder verwenden Sie weiterhin "Rounding", stellen Sie jedoch sicher, dass die Ausgabebreite kleiner als 32 Bit ist.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 20.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.