Artikel-ID: 000076314 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 21.10.2020

Fehler(14566): Der Assistent kann x Peripheriekomponenten aufgrund von Konflikten mit bestehenden Beschränkungen (x IOPLL(s)) nicht platzieren.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund der Dreifachgeschwindigkeits-Ethernet-Intel® FPGA IP beschränkung mit der Option "LVDS" als "Transceiver-Typ" können IOPLLs nicht unterstützt werden.

    Dieser Fehler kann in der Intel® Quartus® Prime Software angezeigt werden, wenn Sie mehrere Dreifachgeschwindigkeits-Ethernet-Intel® FPGA IP mit der Option "LVDS" als "Transceiver-Typ" in einer einzigen I/O-Bank für das Intel® Arria® 10, Intel® Cyclone® 10 GX oder Intel® Stratix® 10 L-Tile/H-Tile-Gerät starten.

     

     

    Lösung

    Um diesen Fehler zu vermeiden, führen Sie die folgenden Schritte durch:

    1. Generieren Sie die Dreifachgeschwindigkeits-Ethernet-Intel® FPGA IP mit der Option "Keine" als "Transceiver-Typ".
    2. Generieren Sie die LVDS SERDES-Intel® FPGA IP mit mehreren Kanälen.
    3. Verbinden Sie zwei IPs manuell.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.