Kritisches Problem
Beschreibung
Dieses Problem betrifft LPDDR2-Produkte.
LPDDR2-Designs für Cyclone V-Geräte mit 300 MHz oder 333 MHz wird aufgrund einer Hard-Memory-Controller-Bit-Einstellung in der Hardware ausfallen Diskrepanz in der SRAM-Objektdatei (.sof).
Lösung
Die Problemumgehung für dieses Problem besteht darin, LPDDR2-Designs mit Hard-Memory-Controller auf Cyclone-V-Geräten mit 200 MHz oder 267 MHz statt mit 300 MHz oder 333 MHz. Wenn Sie eine LPDDR2-S4 verwenden Speichergerät, ändern Sie den tCCD-Wert von 1 zu 2.
Dieses Problem wurde in Release 12.1 SP1 DP1 behoben.