Artikel-ID: 000076265 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.09.2011

Stratix II GX Transceiver Transmitter Pufferleistung wird nicht korrekt in einem RapidIO IP-Core regeneriert

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie eine bestehende RapidIO MegaCore-Funktion erneut erstellen der die Hochgeschwindigkeits-Transceiver auf einem Stratix II GX-Gerät verwendet, die Transmitter-Pufferleistung (VCCH) wird auf den Standardwert zurückgesetzt von 1,2 V. Der Compiler geht von einer ungültigen Kombination aus I/O-Standard, Common-Mode-Spannung, analoge Netzspannung und Daten Rate.

    Ein Design, das eine der betroffenen Varianten enthält, kann nicht erfolgreich kompilieren.

    Lösung

    Um dieses Problem zu vermeiden, führen Sie die folgende Problemumgehung durch, um eine Neugenerierung durchzuführen. der Hochgeschwindigkeits-Transceiver mit dem richtigen VCCH-Wert:

    1. In der Quartus II Software, auf den Tools menü, klicken Sie auf MegaWistelliger Plug-in-Manager.
    2. Aktivieren Sie im MegaWistelligen Plug-in-Manager Bearbeiten eine bestehende angepasste Megafunktions-Variante.
    3. Klicken Sie auf Weiter.
    4. Wählen Sie im Feld Dateiname die Datei <RapidIO_instance_name>.v.
    5. Klicken Sie auf Weiter.
    6. Klicken Sie auf der Seite "Physikalische Ebene " auf Konfigurieren Transceiver.
    7. Im Transceiver-Parametereditor auf der Tx Analog-Seite , Für was ist die Transmitter-Pufferleistung (VCCH)?, wählen Sie die richtige Spannung.
    8. Klicken Sie auf Fertig stellen.
    9. Um die RapidIO MegaCore-Funktion zu regenerieren Transceiver mit dem behobenen Problem, klicken Sie auf Fertig stellen.

    Sie können Ihr Design jetzt kompilieren, ohne dass dies auftritt Problem in Ihrer RapidIO MegaCore-Variation.

    Dieses Problem wurde in Version 10.0 SP1 der RapidIO MegaCore behoben Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® II FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.