Artikel-ID: 000076247 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.05.2021

Wie richte ich im SDI II Intel® FPGA IP Design-Beispiel-Testbench unterschiedliche Videomuster ein?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In testbench tb_top.v ist TEST_RECONFIG_SEQ standardmäßig auf "half" gesetzt. Das Videomuster wird in der Sequenz von 12GA-->6 GB-->3GA-->HS-->SD neu konfiguriert.

    Dies zeigt ein hervorragendes Beispiel für eine Neukonfiguration, bietet aber zu wenig Zeit, um das Videodatenmuster für den Modus detailliert zu übertragen.

     

     

    Lösung

    Ändern Sie den TEST_RECONFIG_SEQ Parameter , um in der Simulation unterschiedliche Videomuster festzulegen.

    Ändern Sie sie beispielsweise in "12GA", um eine Simulation eines 12G-Video-Bitstreams auszuführen.

    Dieser Parameter unterstützt mehrere Optionen, "voll", "halb", "12GA". Etc.

    Ausführliche Parameterwerte finden Sie unter tb_tasks.v.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.