Wie vertrete ich eine Uhr in meinem Design, um spezifische globale, regionale, dual-regionale oder Peripherie-Taktnetzwerke zu verwenden?

Um eine Zuweisung der Quartus® II Software zu einem spezifischen globalen, regionalen, dual-regionalen oder Peripherie-Takt-Netzwerk durchzuführen, wenden Sie diese auf die ~clkctrl Version des Signals in Ihrem Design an.

Wenn Ihr Design beispielsweise eine PLL-Ausgabe enthält, die ein globales oder regionales Taktnetzwerk verwenden sollte, sind die folgenden zwei Knotennamen nach der Kompilierung vorhanden.

|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl

Die ~clkctrl Erweiterung identifiziert das Signal, das aus der Ausgabe eines Taktsteuerungsblocks gespeist wird.

Um diese Knotennamen zu finden, suchen Sie nach der PLL-Ausgabe im Node Finder oder suchen Sie die Taktquelle im Post-Fit Technology Map Viewer.

Beispiele für die richtigen Zuweisungen von PLL-Taktausgängen zu spezifischen Taktressourcen sind unten aufgeführt:

• Für globale Taktressourcen:

  set_location_assignment CLKCTRL_G2 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• Für regionale Clock-Ressource:

  set_location_assignment CLKCTRL_R1 -to ";|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• Beachten Sie für zwei regionale Taktressourcen, dass zwei ~clkctrl Knoten gibt es für ein zwei regionales Taktnetzwerk, eines für jedes regionale Netzwerk:

  |altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d

set_location_assignment CLKCTRL_R1 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
set_location_assignment CLKCTRL_R11 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d"

• Für Peripherie-Takt-Ressource:

  set_location_assignment CLKCTRL_X0_Y74_N127 -to ~clkctrl