Artikel-ID: 000076203 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 10.12.2013

Wie berechne ich den ECC für DDR3 UniPHY-basierte Controller?

Umgebung

  • Intel® Quartus® II Software
  • DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wie berechne ich den ECC für DDR3 UniPHY-basierte Controller?

    Lösung

    Die Berechnung des Fehlerkorrekturcodes (ECC) für UniPHY-basierte Speichercontroller basiert auf dem Hamming-Codierungsschema. Das Hamming-Codierungsschema leitet die Paritätsbits ab und hängt sie an die Originaldaten an, um das Ausgabecodewort zu erzeugen. Die Anzahl der angehängten Paritätsbits hängt von der Breite der Daten ab.

    Weitere Informationen finden Sie in den ALTECC_ENCODER und ALTECC_DECODER Megafunktionen im Benutzerhandbuch für Integer Arithmetic Megafunctions.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 16 Produkte

    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® IV GX
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GT
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Cyclone® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.