Artikel-ID: 000076176 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.02.2013

Kompilierungsfehler bei Arria V-Simulation nach der Anpassung mit Alichenc Active-HDL 9.1

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn Ihr Design auf einen Arria V oder ein Arria V GZ-Gerät ausgerichtet ist und Sie führen eine Nachbearbeitungssimulation in Version 12.1 des Quartus durch. II-Software unter Einsatz von A übt Active-HDL 9.1 EDA aus Simulator kann ein Kompilierungsfehler auftreten.

Lösung

Upgrade aufA auf Active-HDL Version 9.2.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Arria® V GZ
Arria® V FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.