Artikel-ID: 000076164 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.11.2013

Warum verwendet die Avalon Schnittstelle meines DDR3 UniPHY-basierten Speichercontrollers Avalon-MM-Signale anstelle von Avalon-ST-Signalen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 11.1 und neuer verwenden die DDR3 UniPHY-basierten Speichercontroller mit aktiviertem Effizienzmonitor fälschlicherweise die Avalon®-MM-Signalnamen (z. B. avl_waitrequest) anstelle von Avalon-ST-Signalnamen (z. B. avl_ready). Während der Generierungsphase des Controllers besteht ein Problem, in dem die Avalon-MM-Schnittstelle des Effizienzmonitors anstelle der Avalon-ST-Schnittstelle des Controllers exportiert wird.

    Lösung

    Dieses Problem wurde in der Quartus II Softwareversion 12.1 und neuer behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 18 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V GS
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® IV E
    Stratix® III FPGAs
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.