Artikel-ID: 000076120 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Interner Fehler: Untersystem: VPR20K, Datei: ygr_arch/ygr_route_timing.c, Zeile: 5244

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Dieser Fehler kann im Quartus auftreten®II Software Version 2.2, wenn Sie versuchen, SigntalTap zu verwenden® II Embedded Logic Analyzer oder die SignalProbe Funktion zur Überwachung der DQS-Pins in einem DDR-Block (Double-Date Rate).

Alle Lüfter des DQS-Pins müssen Taktfrequenzen sein, die I/O-Eingaberegister oder DDIO-Eingaberegister zuführen. Das DQS-Signal kann nicht überwacht werden, da die Überwachung eines Signals erfordert, dass der Signallüfter an ein Logikelement (LE) aussendet. Dies ist in der folgenden Lösung dokumentiert: Kann ich den eingebetteten SignalTap II Logikanalysator verwenden, um die DQS-Signale in meinem DDR-Block (Double Data Rate) zu überwachen?

Dies wurde in Quartus II SoftwareVersion 3.0 behoben, indem die DQS-Signale aus dem SignalTap II/SignalProbe Filter entfernt werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.