Wenn Sie dedizierte SERDES über die ALTLVDS-Megafunktion in Altera® Geräten verwenden, werden die unterstützten Datenraten in den Hochgeschwindigkeits-I/O-Spezifikationen des jeweiligen Gerätedatenblattes angezeigt. Diese Datenraten basieren jedoch auf der maximalen Schnellen Taktfrequenz, die in dedizierten Taktnetzwerken innerhalb des Geräts geroutet wird.
Die maximale Frequenz auf der Parallel-Clock-Domain ist designabhängig. Faktoren, die die maximale Frequenz der Parallel-Clock-Domain bestimmen, sind:
- Datenrate
- Serialisierung oder Deserialisierungsfaktor
- Gerätegeschwindigkeit
- Paralleles Domain-Clock-Netzwerk
Timing-Verletzungen können auf der parallelen Domain (auch als "Langsame Taktung" bezeichnet) auftreten, insbesondere bei der Parallelübertragung zur Serial-Clock-Domain.
Der Serialisierungs- und Deserialisierungsfaktor bestimmt die parallele Datenrate in Bezug auf die serielle Datenrate. Unter der Annahme, dass Sie die serielle Datenrate für Ihr System nicht ändern können, können Sie die parallele Datenrate reduzieren, indem Sie den Serialisierungsfaktor für Transmitter und den Deserialisierungsfaktor für Empfänger erhöhen.
Wenn das Ändern des Serialisierungs- oder Deserialisierungsfaktors für Ihr System keine Option ist, können Sie ein Gerät mit schnellerer Geschwindigkeit verwenden, um Ihre Timing-Anforderungen zu erfüllen.
Sie können auch das Timing der Parallel-Clock-Domain verbessern, indem Sie regionale oder dual-regionale Routing-Ressourcen für die tx_coreclock in der ALTLVDS_TX Megafunktion oder für die rx_outclock in der ALTLVDS_RX Megafunktion. Die Quartus® II Software kann standardmäßig globale Routing-Ressourcen auswählen. Bei der Verwendung von Hochleistungs-I/O-Schnittstellen können regionale Taktnetzwerke bessere Timing-Ergebnisse liefern.
Wenn das Lüfterauslauf fürtx_coreclock Oder rx_outclock in Ihrem Design globale Ressourcen benötigen, können Sie die AltCLKCTRL-Megafunktion zu Ihrem Design hinzufügen und anschließen "", "Port zum rx_outclock Oder tx_coreclock Ausgabe-Port. Schließen Sie den Outclk-Port der AltCLKCTRL-Megafunktion an den Kernlüfter an. Die automatisch generierten ALTLVDS-Register verwenden weiterhin ein regionales Taktnetzwerk pro Auswahl in der AltLVDS-Megafunktion, während ihre verbleibende Logik die globale Ressource verwendet, die Sie in der AltCLKCTRL-Megafunktion auswählen.
Wenn Sie ALTLVDS mit der externen PLL-Modusoption verwenden, sollten Sie dem Design zwei ALTCLKCTRL-Megafunktionen hinzufügen. Einer sollte als regionaler Taktgeber eingerichtet werden, der für die Register verwendet wird, die von der ALTLVDS_RX rx_out Port oder die Register, die den ALTLVDS_TX tx_in Hafen. Die andere AltCLKCTRL-Megafunktion sollte als globale Taktfrequenz eingerichtet werden, die die verbleibende Logik mithilfe der rx_outclock Oder tx_coreclock.
Sie können sicherstellen, dass Ihr Design beide Arten von Taktnetzwerken für die rx_outclockUnd tx_coreclock durch Anzeigen von Globalen und anderen schnellen Signalen im Kompilierungsbericht.