Warum weist mein Stratix IV GX/GT-System Empfängerbitfehler auf, wenn die dynamische Neukonfiguration verwendet wird, um zwischen dem PCIe-Modus und einem anderen Transceiver-Modus zu wechseln?

Informationen dazu, warum ihr Stratix® IV-System bei der dynamischen Neukonfiguration zwischen dem PCIe-Modus und einem anderen Transceiver-Modus Empfänger-Bitfehler aufweisen kann, finden Sie im Stratix IV GX Errata Sheet (PDF) und Stratix IV GT Errata Sheet (PDF).

Wenden Sie zur Behebung des Problems die unten beschriebene und in den Wellenformen in Abbildung 1 dargestellte Reset-Sequenz an, nachdem die dynamische Neukonfiguration abgeschlossen ist. Durch Anwendung der Reset-Sequenz wird sichergestellt, dass jeder Transceiver korrekt initialisiert wird.

Abbildung 1. Sequenz-Wellenform zurücksetzen

Behaupten Sie die rx_analogreset und die rx_digitalreset Signale.

1. Die rx_freqlocked[0..n-1] Signale gehen niedrig, was darauf hinweist, dass die Transceiver auf den Referenztakt gesperrt sind (Sperre zu Referenz).
2. Das Signal wird rx_analogreset deassert. Stellen Sie sicher, dass die Daten an den Empfängereingängen vorhanden sind, bevor Sie das rx_analogreset Signal deasserieren.
3. Die rx_freqlocked[0..n-1] Signale gehen hoch, was darauf hinweist, dass die Transceiver für Daten gesperrt sind.
4. Etwa 4 μs (t _{LTD_Auto}) nachdem das letzte rx_freqlocked Signal hoch geht, wird das rx_digitalreset Signal deassert.