Artikel-ID: 000075718 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.08.2018

Warum kann das Intel® FPGA Ethernet 10G MAC IP mit niedriger Latenz keine XON-Pausen-Frames generieren, wenn die Prioritätsflusssteuerungsfunktion aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit der Ethernet-Intel® FPGA IP mit geringer Latenz (10G MAC) kann die XON-Pausen-Frames-Generation möglicherweise nicht für mehrere Warteschlangen funktionieren, wenn die XOFF-Frame-Generierung für mehrere Warteschlangen aktiviert ist, gefolgt von einer XON-Pausen-Frame-Generation für eine einzelne Warteschlange.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wurde ab Version 18.1 der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Stratix® V FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.