Artikel-ID: 000075681 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.04.2017

Warum sind die Timer für Ethernet-IP-Pausen mit 40 G/100 G geringer Latenz um den Faktor 2 ausgeschaltet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • Niedrige Latenz 40G 100G Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem Intel® 40G Ethernet-IP-Kern mit geringer Latenz sehen Sie, dass die Pausenzähler doppelt so schnell wie erwartet erhöht werden.  Dieses Verhalten wird sowohl für die Standard Flow Control als auch für die Priority Flow Control Modi angezeigt.

    Lösung

    Dieses Problem wurde in der Intel Quartus® Prime Version 16.0 Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.