Wenn Sie die ALTTEMP_SENSE Megafunktion verwenden, müssen Sie sicherstellen, dass der Takt, der auf die IP angewendet wird, kleiner oder gleich 1,0 MHz ist. Wenn Sie einen Takt mit höherer Taktfrequenz verwenden, können Sie mithilfe der Megafunktion eine Teilung durch 40 oder eine Durchteilung durch den Faktor 80 wählen, um die Taktfrequenz auf weniger oder gleich 1,0 MHz zu reduzieren.
Der TimeQuest Timing Analyzer kann jedoch eine minimale Pulsewidth-Verletzung auftreten, wenn der Taktteilerfaktor von 80 verwendet wird. Wenn einer der Divide-Faktoren verwendet wird, analysiert der TimeQuest Timing Analyzer nur den Takt für die Aufteilung durch 40 Auswahl. Wenn Sie also einen Eingabetakt haben, der größer als 40 MHz ist, und die Option durch 80 dividieren wählen, berechnet der TimeQuest Timing-Analyzer die Eingabe-Taktfrequenz auf den ALTTEMP_SENSE Megafunktion größer als 1,0 MHz ist.
Sie können eine Synopsys Design Constraint (SDC) hinzufügen, um die falsche Taktfrequenzberechnung zu überschreiben. Die folgende Beispielbeschränkung basiert auf Ausgabe CLK0 von einer ALTPLL-Megafunktion (inst3), die den CLK-Eingangsport der ALTTEMP_SENSE-Megafunktion (inst5) antreibt.
create_generated_clock -Name {inst5|tsdadc_alttemp_sense_vps_component|sd1|clk} \
-source [get_pins {inst3|altpll_component|auto_generated|pll1|clk[0]}] \
-divide_by 80 -multiply_by 1 -duty_cycle 50,00 \
[get_pins { inst5|tsdadc_alttemp_sense_vps_component|sd1|clk } ]
Dies wird in einer zukünftigen Version der Quartus® II Software behoben.