Artikel-ID: 000075594 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.03.2022

Warum zeigt der P-Tile Debug Toolkit Eye Viewer die Augendiagramm-Ergebnisse an, die für die vorherige Lane generiert wurden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.2 werden die rechts im Augendiagramm angezeigten Eye-Diagramm-Ergebnisse nicht aktualisiert, wenn Sie weiterhin ein Diagramm für eine andere Lane erstellen, indem Sie eine andere Lane-Nummer aus der Dropdown-Option für den Kanal oben links im Eye Viewer-Fenster auswählen.

    Die gezeigten Augendiagrammergebnisse beziehen sich auf die vorherige Lane.

    Lösung

    Um dieses Problem zu umgehen, starten Sie im Menü des P-Tile Debug Toolkit Tool eine neue Registerkarte "Eye Viewer" und wählen Sie eine andere Lane-Nummer aus.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Doftware Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.