Artikel-ID: 000075583 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2021

Warum stößt die HDMI Intel® FPGA Source IP nach dem Hotplug- oder Reset-Vorgang auf zeitweiligen HDMI 2.1 Tx Link-Trainingsfehler?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems, das mit Version 19.4 der Intel® Quartus® Prime Pro Software bei der Verwendung der Intel® Arria® 10 Geräte und Version 20.4 der Intel® Quartus® Prime Pro Software beginnt, wenn die Intel® Stratix® 10 Geräte verwendet werden, kann es vorkommen, dass der HDMI Intel® FPGA Source IP-Kern nach dem Hotplug- oder Reset-Vorgang zeitweilig auf HDMI 2.1 Tx Link-Trainingsfehler stößt.

Dieses Problem ist darauf zurückzuführen, dass der HDMI-Intel® FPGA-Source-IP-Kern den HDMI 2.1-Link-Training FLT_update Status-Flag auf dem HDMI Sink-Empfänger des Ziels nicht überwacht und gelöscht hat.

Lösung

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Version 21.1 Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.