Artikel-ID: 000075516 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.03.2021

Warum generiert die L-/H-Tile Avalon® Streaming-IP für PCI Express einen MSI-Interrupt, wenn entweder das msi_enable Bit des MSI Message Control Register oder das Bus Master Enable-Bit des PCI-Befehlsregisters nicht bestätigt werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die L-/H-Tile Avalon® Streaming-IP für PCI Express überprüft nicht den Status des MSI Enable-Bit des MSI Message Control Register oder des Bus Master Enable-Bit des PCI-Befehlsregisters und generiert jedes Mal, wenn app_msi_req Signal bestätigt wird, ein einziges Dword Memory Write TLP, um einen MSI-Interrupt auf der PCI-Express-Verbindung zu signalisieren.

    Lösung

    Um dieses Problem zu umgehen, muss die Benutzeranwendungslogik den Status der Bits MSI Enable und Bus Master Enable validieren, bevor app_msi_req-Signal geltend gemacht wird.

    Diese Informationen wurden zur Veröffentlichung 2021.09.17 der L- und H-Kachel-Avalon®-Streaming und Single-Root-I/O-Virtualisierung (SR-IOV) IP für PCI Express hinzugefügt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.