Niedrige Latenz 40-100 GbE CAUI-4 Testbench kann im ModelSim Simulator nicht erfolgreich simuliert werden

Der Altera bereitgestellte Testbench wurde mit geringer Latenz generiert 40-100 GbE IP-Core CAUI-4-Varianten können nicht erfolgreich simuliert werden im ModelSim-Simulator.

Bei diesem Problem wurde keine allgemeine Problemumgehung für alle Betroffenen getestet IP-Core-Versionen. Die folgende Problemumgehung ist jedoch verfügbar für Version 15.0 des IP-Kerns:

1. Generieren des Testbenchs für Ihre CAUI-4 IP Kernveränderung. Anweisungen sind im Low-Bereich verfügbar Latenz 40- und 100-Gbit/s Ethernet MAC und PHY MegaCore Funktion Benutzer Leitfaden.
2. Öffnen Sie das Skript run_vsim.do am Speicherort wird im Benutzerhandbuch angegeben. Das Skript enthält eine Anweisung, die identifiziert den Pfad zur msim_setup.tcl-Datei .
3. Öffnen Sie die Datei msim_setup.tcl in einem Texteditor.
4. In den elab und elab_debug Aufgaben, Ersetzen Sie den Text eval vsim -t ps durch den Text eval vsim -t 100fs.
5. Führen Sie die Testbench gemäß den Anweisungen in der Benutzerhandbuch. Die Testbench sollte erfolgreich simuliert werden.

Dieses Problem wird in einer zukünftigen Version der geringen Latenz behoben. 40- und 100-Gbit/s Ethernet MAC und PHY MegaCore Funktion.