Artikel-ID: 000075504 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.09.2014

Gibt es bekannte Probleme mit der inaktiven pipe_pclk, wenn txclkout nicht über ein globales Taktnetzwerk geleitet wird, wenn gen3 soft PIPE in Quartus II SoftwareVersion 12.1 auf Stratix V GX-Geräten verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Ja, es gibt ein bekanntes Problem mit Gen3 Soft PIPE in Quartus® II SoftwareVersion 12.1 auf Stratix® V GX Geräten. Wenn txclkout nicht über ein globales Taktnetzwerk geleitet wird, ist pipe_pclk inaktiv.
    Lösung

    Um dieses Problem zu beheben, sollten Sie txclkout dazu zwingen, eine globale Taktfrequenz mit der folgenden QSF-Zuweisung zu verwenden:

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" – zu
    "*sv_xcvr_native:inst_sv_xcvr_native|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|pld8gtxclkout"
     
    Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.