Artikel-ID: 000075422 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.04.2018

Warum schlägt der Stratix® 10 100G Ethernet Soft IP Core beim Timing-Abschluss für ES-Geräte fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Bei Nichtproduktions- (ES) Stratix® 10 Geräten, z. B. 1SG280HU2F50E2VGS1, kann der zeitliche Abschluss möglicherweise nicht für alle Samen erreicht werden.

    Lösung

    Bitte säen Sie den Sweep, um einen Timing-Abschluss zu erreichen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.