Artikel-ID: 000075411 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.03.2017

Warum behaupten rx_pcs_ready zeitweilig nicht beim Hochfahren oder der Neukonfiguration?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Niedrige Latenz 40G 100G Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems im Ethernet-IP-Core mit niedriger Latenz von 40 und 100 Gbit/s steckt das rx_pcs_ready Signal vom Kern manchmal beim Start fest. Dieses Problem bedeutet, dass der RX PCS-Block nicht korrekt angezeigt wird. Das Problem tritt manchmal wieder auf, wenn der FPGA neu konfiguriert ist.

Das Problem liegt nur bei der Hardware und wird in der Simulation nicht angezeigt.  Dies ist nur ein Startproblem. Sobald rx_pcs_ready hoch ist, funktioniert der Ethernet-IP-Core korrekt.

Lösung

Um dieses Problem zu umgehen, können Sie das Quartus® Prime-Projekt mit einem anderen Timing-Seed neu kompilieren. Die Wahrscheinlichkeit, dass ein anderer Seed auf dieses Problem läuft, ist gering.

Das Problem wurde mit der Quartus Prime Software Version 16.1 Update 2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Arria® V GZ
Intel® Arria® 10 FPGAs und SoC FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.