Aufgrund eines Problems im Ethernet-IP-Core mit niedriger Latenz von 40 und 100 Gbit/s steckt das rx_pcs_ready Signal vom Kern manchmal beim Start fest. Dieses Problem bedeutet, dass der RX PCS-Block nicht korrekt angezeigt wird. Das Problem tritt manchmal wieder auf, wenn der FPGA neu konfiguriert ist.
Das Problem liegt nur bei der Hardware und wird in der Simulation nicht angezeigt. Dies ist nur ein Startproblem. Sobald rx_pcs_ready hoch ist, funktioniert der Ethernet-IP-Core korrekt.
Um dieses Problem zu umgehen, können Sie das Quartus® Prime-Projekt mit einem anderen Timing-Seed neu kompilieren. Die Wahrscheinlichkeit, dass ein anderer Seed auf dieses Problem läuft, ist gering.
Das Problem wurde mit der Quartus Prime Software Version 16.1 Update 2 behoben.