Artikel-ID: 000075377 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.05.2018

Warum kann die Intel® Stratix® 10-Gbit-Ethernet-MAC-Beispieldesigns mit geringer Latenz nicht simuliert werden, wenn NCSim oder Xcelium verwendet werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
    10GBASE-R PHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Intel® Stratix® 10 Low Latency 10G Ethernet MAC Beispieldesigns kann für die folgenden Konfigurationen nicht korrekt in NCSim oder Xcelium simuliert werden:

  • 10 G Basis-R
  • 1/2,5/10G mit 1588
  • 10 M/100 M/1G/2,5G/10G
Lösung

Es ist keine Problemumgehung für NCSim oder Xcelium verfügbar.

Verwenden Sie bitte VCS oder ModelSim, um diesen IP-Kern mit Softwareversion v17.1 oder v18.0 zu simulieren.

Das Simulationsproblem bei der Verwendung von NCSim oder Xcelium wird voraussichtlich in einer zukünftigen Version der Intel Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Stratix® 10 GX
Intel® Stratix® 10 GT SoC-FPGA
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.