Wie kann ich Konfigurationsraumregister 0x24 zu 0x2C von Stratix V,...

Umgebung

Fehler-ID: FB: 431812;

Quartus Edition

Intel® Quartus® Prime Pro Edition

Version gefunden: 14.1

FPGA-IP (Intellectual Property, wiederverwertbares Komponentendesign)

Arria® V GZ Hard IP für PCI Express* Intel® FPGA IP

Arria® V Hard IP für PCI Express* Intel® FPGA IP

Avalon-MM Arria® V GZ Hard IP für PCI Express* Intel® FPGA IP

Avalon-MM Stratix® V Hard IP für PCI Express* Intel® FPGA IP

Avalon-MM Arria® V Hard IP für PCI Express* Intel® FPGA IP

Avalon-MM Cyclone® V Hard IP für PCI Express* Intel® FPGA IP

Cyclone® V Hard IP für PCI Express* Intel® FPGA IP

Stratix® V Hard IP für PCI Express* Intel® FPGA IP

Version gefunden: 14.1

Beschreibung

Aufgrund eines Problems in der Quartus® Prime Software registriert die Konfiguration 0x24, 0x28 und 0x2C des Root Port Modus PCI Express* Hard IP (PCIe* HIP) für Stratix® V, Arria® V und Cyclone® V Geräte sind nicht schreibbar. Alle 0 werden von diesen Registern zurückgesendet.
0x24: Prefetchable Memory Base/Limit
0x28: Prefetchable Memory Base Upper 32 Bits
0x2C: Prefetchable Memory Limit Upper 32 Bits

Lösung

Öffnen Sie die Datei /synthesis/.v mit einem Texteditor.
Ändern Sie ".prefetchable_mem_window_addr_width_hwtcl (0)" in ".prefetchable_mem_window_addr_width_hwtcl (1)".
Schließen Sie den Editor und kompilieren Sie das Quartus-Projekt.

#Note dieses Problem nur für Root-Port-Konfigurationen gilt. Endpunkte verwenden diese Registerstandorte für BAR5, Reserved und Subsystem Device ID/Vendor ID. Diese werden vom Host programmiert, die Benutzeranwendung sollte nicht versuchen, diese Register zu programmieren. In End-Point-Konfigurationen wird erwartet, dass alle 0s aus diesen Registern gelesen werden.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Arria® V FPGAs und SoC FPGAs

Stratix® V FPGAs

Cyclone® V FPGAs und SoC FPGAs

Wählen Sie Ihre Sprache aus

Suche auf Intel.com nutzen

Direktlinks

Kürzlich durchgeführte Suchen

Erweiterte Suche

Nur darin suchen

Wie kann ich Konfigurationsraumregister 0x24 zu 0x2C von Stratix V, Arria V und Cyclone V Root Port PCIe HIP bearbeiten?

Umgebung

Benötigen Sie weitere Hilfe?

Disclaimer/Rechtliche Hinweise