Möglicherweise sehen Sie die kritischen Warnungen in der Zweiten Stufe, wenn Sie mehr als einen DDR3 UniPHY-basierten Controller-IP-Cores in Quartus® II Software Version 10.0 als Master und Slave implementieren.
Möglicherweise sehen Sie auch eine weitere kritische Warnung
Kritische Warnung: PLL-Taktfrequenz für Pins konnte nicht gefunden werden...
Um die kritischen Warnungen zu entfernen, führen Sie die folgenden Schritte durch:
1. Verbinden Sie das Signal "pll_dqs_ena_clk" mit dem Slave-UniPHY-IP-Kern.
2. Stellen Sie sicher, dass Sie "mem_cs_n" mit den I/Os der obersten Stufe verbunden haben.
3. Die QIP-Dateien der Master-Schnittstellen sollten vor denen der Slaves in der QSF des Projekts angezeigt werden.
Dieses Problem wurde in Quartus II Softwareversion 10.1 und neuer behoben.